[조성준의 스케치]HBM 경쟁력 좌우할 '1c D램', 3사 전력 다른 이유는

삼성전자, D1c 칩 기반 HBM4로 '고성능' 사활

SK하닉, 안정성 무게 두고 HBM4E부터 적용할 듯

삼성전자 평택캠퍼스 생산 라인 [사진=연합뉴스]

6세대 고대역폭메모리(HBM4) 경쟁이 본격화하면서 메모리 반도체 3사(삼성전자, SK하이닉스, 마이크론)의 행보에 관심이 쏠리고 있다.

특히 10나노급 6세대 D램(1c D램)을 HBM에 적용하는 방식을 두고 세 회사의 전략이 갈리고 있어 눈길을 끈다.

업계에 따르면 삼성전자는 D1c 칩을 기반으로 HBM4를 개발하고 있다. SK하이닉스가 D1b 칩을 베이스로 HBM4 개발에 성공한 것과 다른 행보다. 

삼성전자는 SK하이닉스에 선두를 빼앗긴 뒤 보다 고성능 HBM4를 만들 수 있는 제반 기술은 D1c에 사활을 걸었고, 지난 6월 30일 개발에 성공했다.

10나노급 D램 공정 기술은 '1x(1세대)·1y(2세대)·1z(3세대)·1a(4세대)·1b(5세대)' 순으로 개발된다. 6세대인 1c 공정으로 갈수록 선폭이 좁아 공정 난도가 기하급수적으로 올라가며 용량과 성능이 향상된다.

삼성전자 HBM4에 들어가는 D램 다이는 D1c 공정에서 제조된다. 기존 1a, 1b 대비 트랜지스터 크기를 줄이고 EUV 공정 비중을 확대해 고집적·저전력 특성을 확보하기 위함이다.

D1c를 적용하면 집적도 증가로 고용량을 구현할 수 있고 속도를 향상시킬 수 있다. 또한 전력 효율을 개선하고 패키징도 더 효율적이다.

장점만 있는 것은 아니다. 미세 공정이 많아져 수율(Yield) 저하 우려가 상존하고, 발열 밀도가 커져 패키징·냉각 신기술이 필요하다.

또한 극자외선(EUV) 노광 기술 활용 범위가 확대되는데, 장비 비용과 기술 장벽이 높다. 한 마디로 하이 리스크 하이 리턴인 셈이다. 

다만 삼성전자는 D1c 칩을 빠르게 생산해내며 HBM4 개발 일정을 순조롭게 진행 중이다. 삼성전자는 5세대인 HBM3E의 양산 시점에서 SK하이닉스에 선두를 빼앗겼다. HBM4도 SK하이닉스 일정이 다소 앞선 상황이라 보다 고품질의 제품으로 승부를 본다는 전략이다.
 

SK하이닉스 HBM4 [사진=SK하이닉스]

SK하이닉스는 HBM 시장 1위 답게 성능 최적화에 방점을 찍고 있다. D1b 칩 기반 HBM4로 안정적인 발열 관리와 수율을 확보해 균일한 품질을 유지한다는 방침이다. 

SK하이닉스는 이미 지난해 8월 10나노급 6세대(1c) DDR5 D램을 개발했다고 발표한 바 있다. 하지만 양산 시점을 늦춰 D1c를 코어 다이(core die)로 활용하는 HBM4E 양산 시점에 맞출 가능성이 높다.

올해 하반기 양산 예정인 HBM4에는 D1b 칩이 적용되고, 7세대 HBM으로 넘어가면서 D1c를 적용한다는 의미다.

SK하이닉스는 수요와 수익성의 조화를 고려하고, 수율 문제 등 혹시 모를 리스크를 관리하는 한편 설비 투자 사이클이 내년에 도래하는 만큼 시점을 맞춰 진행한다는 방침인 것으로 알려졌다.

마이크론 역시 D1c 칩 투자에 속도를 내고 있다. 일본 경제산업성(METI)에 따르면 이달 중순 마이크론이 히로시마 지역에 신설 중인 D램 공장에 최대 5360억 엔(한화 약 4조7000억원)의 보조금을 지원한다고 발표했다.

다만 마이크론도 D1c를 향후 HBM4E에 적용할 것으로 관측된다. 후발 주자인 만큼 최신 공정보다는 안정성 확보에 중점을 둬야 하는 상황이다.