[조용성의 현실중국] 화웨이, EUV 없이 3나노칩 구현…로직폴딩 발열 문제도 넘었다

화웨이 자료사진 [사진=로이터·연합]

미국의 반도체 제재를 받고 있는 중국 화웨이(華爲)가 최첨단 노광장비인 EUV(극자외선)를 사용하지 않고도 애플의 3나노 반도체를 넘어서는 성능을 구현한 것으로 분석됐다. 반도체 제조공정 자체를 3나노로 줄인 것은 아니지만, 회로 설계와 집적 방식을 바꿔 '3나노급' 성능을 만들어낸 것이다. 

홍콩 사우스차이나모닝포스트(SCMP)는 22일 미국계 투자은행 번스타인의 분석을 인용해 화웨이의 최신 애플리케이션프로세서(AP)인 기린(麒麟) 9050 프로가 애플의 3나노 A17 프로보다 높은 성능을 보였다고 보도했다. 번스타인은 기린 9050 프로의 제조 기술을 7나노급으로 추정했다. 반면 A17 프로는 2023년 출시된 세계 최초의 양산 3나노 스마트폰용 프로세서다. 

특히 긱벤치 6 멀티코어 테스트에서 기린 9050 프로가 A17 프로를 앞선 것으로 나타났다. 이에 따라 번스타인은 화웨이와 애플의 모바일 칩 기술 격차가 이전 세대의 약 4년에서 3년 수준으로 좁혀졌다고 평가했다. 다만 최신 애플 2나노급 A20 프로와 비교하면 기린 9050 프로의 성능은 약 30% 뒤처지며, 싱글코어 성능은 TSMC의 구형 4나노급 칩에 가까운 것으로 분석됐다. 

비결은 화웨이가 이번에 처음 상용화한 '로직폴딩(LogicFolding)'이다. 기존 반도체는 미세한 평면에 트랜지스터를 더 촘촘하게 배치하는 방식으로 성능을 높여왔다. 그러나 화웨이는 회로를 여러 층으로 나눠 수직으로 쌓고 층 사이를 미세한 연결망으로 연결했다. 신호가 이동하는 거리를 줄여 데이터 처리 지연과 전력 소모를 낮추는 방식이다. 

화웨이에 따르면 로직폴딩을 적용한 기린 9050 프로의 트랜지스터 집적도는 기존 ㎟당 약 1억5500만 개에서 2억3800만 개로 55% 높아졌다. 같은 성능을 낼 경우 NPU 전력 소모는 66%, GPU는 58%, CPU 고성능 코어는 41% 줄었다. 단순히 회로를 겹쳐 쌓아 발열을 키우는 것이 아니라 신호 이동 거리를 줄여 성능과 전력 효율을 동시에 높였다는 설명이다. 

물론 로직폴딩이 첨단 미세 공정을 완전히 대체했다고 보기는 어렵다. 2개의 실리콘 층을 정밀하게 접합해야 하기 때문에 제조 수율과 공정 복잡성이라는 새로운 과제가 생긴다. 실제로 외부 전문가들도 대규모 AI 반도체로 확대할 경우 발열과 생산 수율 문제가 더욱 어려워질 수 있다고 지적한다. 

그럼에도 이번 기린 9050 프로가 던지는 메시지는 분명하다. 미국의 제재로 EUV 접근이 막힌 화웨이가 '더 작은 트랜지스터'를 만드는 경쟁에서 벗어나 '더 짧은 신호 거리'와 '새로운 집적 구조'로 성능을 끌어올리고 있기 때문이다. 중국 반도체의 추격 방식이 단순한 미세공정 경쟁에서 설계·패키징·아키텍처를 결합한 새로운 방식으로 진화하고 있다. 중국의 EUV 돌파 시도가 또 다른 결실로 이어지고 있다.